作者投稿和查稿 主编审稿 专家审稿 编委审稿 远程编辑

计算机工程 ›› 2010, Vol. 36 ›› Issue (14): 215-217. doi: 10.3969/j.issn.1000-3428.2010.14.078

• 工程应用技术与实现 • 上一篇    下一篇

多核网络处理器的高速数据交换控制结构

刘 宇,李 康,马佩军,史江义   

  1. (西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室,西安 710071)
  • 出版日期:2010-07-20 发布日期:2010-07-20
  • 作者简介:刘 宇(1985-),男,硕士研究生,主研方向:数字集成电路设计;李 康、马佩军、史江义,副教授、博士
  • 基金资助:
    国家自然科学基金资助项目(60506020);陕西省科技厅自然科学基础研究计划基金资助项目(SJ08-ZT13)

High-speed Data Exchange Control Structure of Multi-core Network Processor

LIU Yu, LI Kang, MA Pei-jun, SHI Jiang-yi   

  1. (Key Laboratory of Wide Band-Gap Semiconductor Materials and Devices, School of Microelectronics, Xidian University, Xi’an 710071)
  • Online:2010-07-20 Published:2010-07-20

摘要: 提出一种用于多核网络处理器数据通道处理的高速MAC接口数据交换控制结构。利用主动请求机制控制数据包的接收,通过多线程分配策略实现对接收数据的并行处理,维护数据包的到达顺序,实现高速数据传输。仿真与验证结果表明,接收控制器模块能在85 MHz工作时钟下达到2.56 Gb/s的数据吞吐率,满足网络处理器OC-48的线速处理要求。

关键词: 数据交换接口, 网络处理器, 多核片上系统, 千兆端口

Abstract: A high-speed MAC interface data exchange control structure is presented in this paper, it is used for data channel processing of multi-core network processor. This structure uses active request mechanism to control packet receiving, and realize parallel data processing through multi-thread assignment, it maintains packets arriving order as well. Simulation and verification results show the receiver controller module has throughput of 2.56 Gb/s on the frequency of 85 MHz, which meets the performance requirement of network processor for OC-48 line-speed processing.

Key words: data exchange interface, network processor, MPSoC, gigabit port

中图分类号: