参考文献
[1] Pan Weiwei, Ren Jie, Zheng Yongjun, et al. Using NMOS Transistors as Switches for Accuracy and Area-efficiency in Large Scale Addressable Test Array[C]//Proc. of the 12th International Symposium on Quality Electronic Design. [S. l.]: IEEE Press, 2011: 1-6.
[2] Zhang Bo, Pan Weiwei, Zheng Yongjun, et al. A Fully Automated Large-scale Addressable Test Chip Design with High Reliability[C]//Proc. of the 20th European Conference on Circuit Theory and Design. [S. l.]: IEEE Press, 2011: 61-64.
[3] 程 未, 冯勇建, 杨 涵. 集成电路版图(layout)设计方法与实例[J]. 现代电子技术, 2003, 26(3): 776-781.
[4] 冯国臣, 胡国元. 通用集成电路设计规则检查[J]. 微电子学与计算机, 2001, 18(6): 29-30.
[5] 杨瑞元. 无网格线搜索布线算法[J]. 计算机辅助设计与图形学学报, 1998, 10(3): 200-207.
[6] 林守勋, 庄文君. LSI一层办模型自动布线算法[J]. 计算机研究与发展, 1984, 21(5): 10-13.
[7] 吴慧中, 王英林. 一种立体空间布局模型及其布局算法[J].计算机学报, 1994, 17(11): 835-841.
[8] 李 遥, 杨 伟, 温 玉. 基于Skill语言的版图数据处理程序开发[J]. 微电子学, 2009, 39(2): 256-258.
[9] 俞宏峰, 黄 艳, 耿卫东, 等. 基于SKILL的EDA系统二次开发技术探讨[J]. 计算机应用研究, 2001, 18(8): 85-88.
[10] 黄文奇, 詹叔浩. 一类几何布局问题的计算机辅助设计[J].应用数学学报, 1983, 6(1): 34-46.
[11] Hedenstierna N. The Halo Algorithm——An Algorithm for Hierarchical Design of Rule Checking of VLSI Circuit[J]. IEEE Transactions on Computer-aided Design of Integrated Circuits and Systems, 1993, 12(2): 192-195.
[12] 甘学温, 杜 刚, 肖志广. 实验设计与模拟相结合用于IC优化设计的TCAD工具[J]. 北京大学学报, 2002, 38(5): 713-717.
编辑 顾逸斐 |