

基于忆容桥的突触电路研究

李超辈, 李传东, 张金铖

(重庆大学计算机学院, 重庆 400030)

摘 要: 利用 4 个相同忆容器构建一个能实现零、正和负突触权重的忆容桥电路。在附加 3 个晶体三极管后, 忆容桥权重电路能够实现神经细胞的突触操作。由于整个操作都是基于脉冲输入信号, 因此整个电路是高效节能的。通过 Matlab 实现突触权重设计和突触权重乘法的模拟。仿真实验结果表明, 基于线性忆容桥的突触电路在性能上与忆阻突触桥电路基本相当, 优于传统突触乘法电路。

关键词: 忆容器; 忆阻器; 忆容桥突触; 突触权重; 脉冲输入

Synapses Circuit Research Based on Memcapacitor Bridge

LI Chao-bei, LI Chuan-dong, ZHANG Jin-cheng

(College of Computer Science, Chongqing University, Chongqing 400030, China)

【Abstract】 Through using the mathematical model of the charge-controlled memcapacitor, a memcapacitor bridge circuit consisting of four identical memcapacitors is proposed that is able to perform zero, negative, and positive synaptic weightings. And together with three additional transistors, the memcapacitor bridge weight circuit is able to perform synaptic operation for neural cells. It is power efficient, since the operation is based on pulsed input signals. Synaptic weight programming and synaptic weight multiplication processing is performed by using the Matlab. Simulation results show that the performance of synapses circuit based on linear-memcapacitor bridge is almost equal as the memristor bridge synapses circuit, and is better than the traditional multiplication circuit.

【Key words】 memcapacitor; memristor; memcapacitor bridge synapses; synapses weight; pulsed input

DOI: 10.3969/j.issn.1000-3428.2013.12.058

1 概述

文献[1]根据电路理论公理化体系的完备性, 提出了忆阻器的概念。2008 年 5 月, HP 实验室宣布制造出了忆阻器的物理模型^[2]。2008 年 11 月, 在伯克利大学举行的忆阻器和忆阻系统国际研讨会上, 又定义了忆容器和忆感器 2 种记忆元件。与忆阻器相比, 在数据读写和存储方面, 忆容器丢失的数据更少^[3]。文献[4]给出了一种忆容器的概念模型——类似于 HP 忆阻器的忆容器漂移模型。

自 2008 年 HP 实验室宣布制造出了第一个忆阻器实物以来, 国外对记忆元件的研究越来越多, 但是国内有关记忆元件的研究还处于初步阶段^[5-6]。国内一些学者对忆阻器的性能和应用上做了一定的分析和研究^[7-9]。文献[10]通过 simulink 仿真模拟对忆容器的主要特性进行了分析。人工神经网络的目标是通过模拟生物神经网络, 使机器具有人类水平的智能。这需要 2 个重要的电子元件: 神经元和突触。理想情况下, 这 2 个元件应该都是纳米尺寸且耗能少, 这样才有可能使模拟神经网络具有人类大脑中神经元的数量

密度。相对电子神经元, 电子突触却不容易制作, 记忆元件的理论和模型的快速发展为解决这个问题带来了希望。

最近有关忆阻器在神经网络上的应用有了一些初步研究结果, 文献[11]提出了使用忆阻器实现突触功能的一种方法, 通过将 4 个相同忆阻器两两并联实现对突触权重的调节。本文设计一种由 4 个相同忆容器构成的忆容桥突触电路, 通过 Matlab 仿真模拟实现了忆容桥突触电路突触权重的设计和突触权重的乘法, 并与文献[11]中的忆阻桥突触电路和文献[12]中的传统乘法电路作了比较。

2 忆容器和忆容设备

根据文献[4]可知:

$$C_M(t)v(t) = C_M(0)v(0) + \int_0^t i(\xi)d\xi \quad (1)$$

其中, $v(0)$ 是零时刻的初始电压, 因此, 可得到:

$$v(t) = D_M(t)[C_M(0)v(0) + \int_0^t i(\xi)d\xi] \quad (2)$$

忆容器的忆容可以通过调节电介质的宽度改变忆容的

基金项目: 国家自然科学基金资助项目(60974020); 中央高校基本科研业务费专项基金资助项目(CDJZR10185501)

作者简介: 李超辈(1987—), 男, 硕士研究生, 主研方向: 人工神经网络; 李传东, 教授、博士生导师; 张金铖, 硕士研究生

收稿日期: 2012-09-03 **修回日期:** 2012-12-27 **E-mail:** 379668705@qq.com

大小, 并且电介质宽度 $L \in (L_{\min}, L_{\max})$ 。当 $L = L_{\min}$ 时, 它所对应的忆容和忆容倒数分别是 $C_{M, \max}$ 和 $D_{M, \min}$, 当 $L = L_{\max}$ 时, 它所对应忆容和忆容倒数分别是 $C_{M, \min}$ 和 $D_{M, \max}$ 。定义忆容器系统的状态变量 x 如下:

$$x = \frac{L - L_{\min}}{L_{\max} - L_{\min}} \in (0, 1) \quad (3)$$

所以有:

$$D_M(t) = D_{M, \min} + (D_{M, \max} - D_{M, \min})x(t) \quad (4)$$

类似于电荷控 HP 忆阻器^[2], 电荷控忆容器的状态等式可以表示为:

$$\dot{x}(t) = kq(t)\text{window}(x) \quad (5)$$

其中, k 是漂移因子; 窗口函数 $\text{window}(x) = 1 - (2x - 1)^{2p}$; p 是正整数。当 p 趋近于无穷大时, 式(5)变成一个线性等式:

$$\dot{x}(t) = kq(t) \quad (6)$$

3 忆容突触桥电路

如图 1 所示, 忆容桥突触是一个包含 4 个完全相同的忆容器的惠斯登电桥。当正负强脉冲输出时, 忆容器的电容根据忆容器的极性相应增加或减少。例如, 当一个正脉冲输入时, 忆容器的忆容倒数 D_{M_1} 和 D_{M_4} 减少(它们的极性为负), 而 D_{M_2} 和 D_{M_3} 则增加(它们的极性为正)。因此, A 点电压会高于 B 点电压, 则输出电压 V_{out} 为正且代表一个积极的突触权。反之, 当一个负脉冲输入时, 忆容器电容变化的情况相反, A 点电压则低于 B 点电压, 这个电路产生一个负的输出 V_{out} , 且代表一个消极的突触权。




图 1 忆容桥电路

3.1 信号权重输入的实现

因为突触权重因子 ψ 的设计是用来实现突触权重乘法模拟, 所以这个权重因子的设计要用电压脉冲作为输入激励源(电流脉冲激励在忆容桥突触电路中无法实现权重乘法模拟)。假设在时刻 t 时图 1 的忆容桥电路输入信号电压为 V_{in} , 在该时刻忆容桥电路可以等价于 4 个纯电容组成的电路, 则由电容串联电路公式及分压公式可知:

$$V_{D_{M_1}} = \frac{D_{M_1}}{D_{M_1} + D_{M_2}} V_{\text{in}} \quad (7)$$

$$V_{D_{M_2}} = \frac{D_{M_2}}{D_{M_1} + D_{M_2}} V_{\text{in}} \quad (8)$$

$$V_{D_{M_3}} = \frac{D_{M_3}}{D_{M_3} + D_{M_4}} V_{\text{in}} \quad (9)$$

$$V_{D_{M_4}} = \frac{D_{M_4}}{D_{M_3} + D_{M_4}} V_{\text{in}} \quad (10)$$

其中, D_{M_1} 、 D_{M_2} 、 D_{M_3} 、 D_{M_4} 是图 1 中相对应的 4 个忆容器分别在 t 时刻的忆容倒数值。所以有:

$$V_{\text{out}} = V_{AB} = V_{D_{M_2}} - V_{D_{M_4}} = \left(\frac{D_{M_2}}{D_{M_1} + D_{M_2}} - \frac{D_{M_4}}{D_{M_3} + D_{M_4}} \right) V_{\text{in}} \quad (11)$$

式(11)可以被简写成一个关系式:

$$V_{\text{out}} = \psi \times V_{\text{in}} \quad (12)$$

其中:

$$\psi = \frac{D_{M_2}}{D_{M_1} + D_{M_2}} - \frac{D_{M_4}}{D_{M_3} + D_{M_4}} \quad (13)$$

与文献[11]类似, 式(12)和式(13)定义了忆容桥的突触权重操作。从上面的等式可以看出在很短的时间间隔内, 忆容桥电路可以看成是一个线性的纯电容网络, 权重操作也几乎是线性的。与忆容桥权重乘法电路相比, 在传统的权重乘法电路中, 通常至少需要使用 8 个晶体三极管来实现操作, 而且权重操作是非线性的, 电路也是高损耗的。

图 2 是忆容桥突触电路。该电路比忆容桥电路(图 1)多了 3 个晶体三极管, 它们组成一个可以将电压转变为电流的差分放大器, 在神经网络电路中可以当成一个电流源来使用。




图 2 忆容桥突触电路

借鉴文献[11]中的忆阻桥神经元电路实现方式, 也可以设计出相似的忆容桥神经元电路。在这篇文章中并没有对忆容桥神经元电路进行仿真模拟, 所以在本文中没有给出忆容桥神经元电路的整体设计图。理论上和忆阻桥神经元一样, 忆容桥神经元电路同样能被用于任何神经网络, 包括细胞神经网络。

3.2 忆容桥突触的权重设计

突触权重设计中脉冲应该足够强(相对的大和宽), 以便能够改变忆容器的忆容值。为了简化电路模拟中忆容倒数

的计算,在权重设计中采用足够强电流脉冲 I_{in} 作为输入激励。电流脉冲激励一样能记录在每个时间点下突触权重因子 ψ 数值情况。

要使突触权重 ψ 大于 0, 即:

$$\psi = \frac{D_{M_2}}{D_{M_1} + D_{M_2}} - \frac{D_{M_4}}{D_{M_3} + D_{M_4}} > 0 \quad (14)$$

则有:

$$\frac{D_{M_2}}{D_{M_1}} > \frac{D_{M_4}}{D_{M_3}} \quad (15)$$

所以有:

当 $\frac{D_{M_2}}{D_{M_1}} > \frac{D_{M_4}}{D_{M_3}}$ 时, 突触权重为正。

当 $\frac{D_{M_2}}{D_{M_1}} < \frac{D_{M_4}}{D_{M_3}}$ 时, 突触权重为负。

当 $\frac{D_{M_2}}{D_{M_1}} = \frac{D_{M_4}}{D_{M_3}}$ 时, 突触权重为 0。

输出为 0 时的状态叫平衡状态^[11], 在平衡状态下, 突触权重为 0。

4 忆容桥突触电路仿真模拟

为了验证忆容桥突触电路的特性, 使用 Matlab 实现突触权重设计模拟和突触权重乘法模拟。忆容器的初始参数设置: $C_{M_{\min}} = 100 \text{ nF}$, $C_{M_{\max}} = 10 \text{ }\mu\text{F}$, 漂移因子 $k = 10 \text{ meg}^{[4]}$, 忆容初始电压 $v_i(0) = 0 (i=1, 2, 3, 4)$, 忆容器模型为线性漂移模型^[4](p 趋近于正无穷大时)。为了方便模拟计算, 在突触权重设计中使用宽大的电流脉冲激励, 而在突触权重乘法中使用窄小的电压脉冲激励。因为在权重设计中使用电流脉冲激励并不会影响电压脉冲激励下所创建的突触权重因子 ψ 。

4.1 突触权重设计的模拟

在图 1 所示的忆容桥电路中, 取初始忆容倒数:

$$D_{M_1}(0) = D_{M_3}(0) = 10^7 \text{ daraf}$$

$$D_{M_2}(0) = D_{M_4}(0) = 10^5 \text{ daraf}$$

并使用宽度可变、振幅为 $1 \text{ }\mu\text{A}$ 的正向脉冲激励电流, 得到如图 3 所示的权重设计模拟图。该图上半部分显示了 4 个忆容器的忆容倒数 $D_{M_1}(t)$ 、 $D_{M_2}(t)$ 、 $D_{M_3}(t)$ 和 $D_{M_4}(t)$ 分别随时间 t 变化而变化的曲线, 下半部分显示了权重因子 ψ 随时间 t 变化而变化的曲线。可以看出在虚线方框内, 权重 ψ 随 t 的增长情况几乎是线性的, 这段过程大概占了模拟时间的一半。这样也证明了线性漂移模型的忆容桥电路能实现权重线性变化。大概在 $t=0.45 \text{ s}$ 时, 权重 $\psi=0$, 这个状态就是忆容桥电路的平衡状态。能够很容易从图 3 中看出每个权重值与之相应的 4 个忆容倒数的大小。就突触权重线性情况进行比较, 忆容桥电路的突触权重线性性

比线性漂移模型的忆阻桥电路^[11]稍差, 与非线性漂移模型的忆阻桥电路^[11]相当, 不过都比传统的突触乘法电路^[12]好。




图 3 忆容桥电路权重设计模拟图

4.2 突触权重(乘法)处理的模拟

对图 2 所示的忆容桥突触电路进行突触权重(乘法)处理的模拟, 模拟是在突触权重 ψ 为线性的区域内, 为了方便与文献[11]中的电路模拟作比较, 权重线性变化区域选择在 $[-0.1, 0.1]$ 内。使用的脉冲激励的宽度必须很窄, 以便不会引起忆容的变化。在突触权重处理模拟中, 使用了宽度为 5 ns , 振幅范围为 $[-1.28 \text{ V}, 1.28 \text{ V}]$ 的矩形脉冲电压激励。在前文的突触设计模拟中已经通过忆容桥电路创建了权重因子, 即在每个时间点的权重大小都是已知的。

由图 4 可以看出, 本文基于线性忆容漂移模型的忆容桥突触电路的线性程度与文献[11]中的忆阻桥突触电路非常接近, 而且都比文献[12]中传统的乘法电路要好很多。忆容桥突触电路的线性性取决于分配到忆容器上的线性电压以及权重在线性动态区域内操作。




图 4 突触权重乘法模拟结果

图 5 表示输入电压为 1 V 时, 输出电流增长率与之对应的突触权重变化情况的重复图。图中更加明显地显示了

基于线性忆容漂移模型的忆容桥突触电路的线性程度相对于传统的乘法电路的优越性, 以及与忆阻桥突触电路的接近程度。在输入电压恒定为 1 V 时, 忆容桥突触电路和忆阻桥突触电路在权重 w 为 $[-0.1, 0.1]$ 范围内输出电流的增长比率几乎恒定为常数 1, 而传统乘法电路在该权重动态区域内变化占全部权重变化区域的 80% 左右^[12]。




图 5 权重与输出电流增长率变化情况

5 结束语

本文提出了一种能进行权重设计和权重乘法处理操作的忆容桥突触电路, 并对忆容桥突触电路的权重设计和权重乘法处理进行了电路模拟。通过电路仿真模拟验证了突触权重的线性, 并在突触权重乘法模拟中证明了忆容桥突触电路在权重线性程度上要优于传统的乘法电路。由于电路的脉冲输入特性和忆容器的储能特性, 在能源损耗上忆容桥突触电路也会优于传统的乘法电路。又因为忆容器理论上为纳米级设备, 所以在尺寸上同样有着较大的优势。这些显著的优势为将来的神经网络中突触的实际模拟提供了一个更好的电路实现方法。

参考文献

- [1] Chua L O. Memristor——The Missing Circuit Element[J]. IEEE Trans. on Circuit Theory, 1971, 18(5): 507-519.
- [2] Biolek Z. SPICE Modelling of Memristor with Nonlinear Dopant Drift[J]. Radioengineering, 2009, 18(2): 210-214.
- [3] Chua L O, Kang S M. Memristive Devices and Systems[J]. Proceedings of the IEEE, 1976, 64(2): 209-223.
- [4] Biolek D, Biolek Z, Biolkova V. SPICE Modelling of Memcapacitor[J]. Electronics Letters, 2010, 46(7): 520-522.
- [5] 胡柏林, 王丽丹, 黄艺文, 等. 忆阻器 Simulink 建模和图形用户界面设计[J]. 西南大学学报, 2011, 33(9): 50-56.
- [6] 胡小方, 段书凯, 王丽丹, 等. 忆阻器交叉阵列及在图像处理中的应用[J]. 中国科学: 信息科学, 2011, 41(4): 500-512.
- [7] 高士咏, 段书凯, 王丽丹. 忆阻神经网络及图像去噪和边缘提取中的应用[J]. 西南大学学报, 2011, 33(11): 63-69.
- [8] 胡小方, 段书凯, 王丽丹. 脉冲控制忆阻模拟存储器[J]. 电子科技大学学报, 2011, 40(5): 642-647.
- [9] 段书凯. 忆阻器阻变随机存取存储器及其在信息存储中的应用[J]. 中国科学: 信息科学, 2012, 42(6): 754-769.
- [10] 何鹏飞, 王丽丹, 段书凯, 等. 忆容器的 Simulink 模型及其主要特性分析[J]. 电子科技大学学报, 2011, 40(5): 648-651.
- [11] Kim H, Sah M P, Yang C, et al. Memristor Bridge Synapses[J]. Proceedings of the IEEE, 2012, 100(6): 1-10.
- [12] Cruz J M, Chua L O. A 16×16 Cellular Neural Network Universal Chip: The First Complete Single-chip Dynamic Computer Array with Distributed Memory and with Gray-scale Input-output[J]. Analog Integrated Circuits and Signal Processing, 1998, 15(3): 227-237.

编辑 顾逸斐

(上接第 272 页)

针对高速 Serdes 的信道环境, 对 VT-DLA 算法进行了 Matlab 仿真。仿真结果表明, 该算法可以根据信道特性, 自适应调整均衡器阶数, 使均衡器的误差收敛到一个较小的范围内, 同时均衡器阶数适中, 具有动态跟踪信道特性、降低均衡器实现复杂度的性能。但仿真发现, 均衡器在阶数收敛之后上下波动较多, 稳定性还有待提高, 如何进一步提高 VT-DLA 算法阶数收敛后的稳定性是下一步研究的方向。

参考文献

- [1] 高西全, 丁玉美, 阔永红. 数字信号处理——原理、实现及应用[M]. 北京: 电子工业出版社, 2006.
- [2] Sklar B. 数字通信——基础与应用[M]. 徐平平, 译. 北京: 电子工业出版社, 2007.
- [3] 吕震. 自适应判决反馈均衡器动态长度算法研究[D]. 天津: 天津大学, 2008.
- [4] 尚小天. 自适应均衡技术的研究[D]. 西安: 西安电子科技大学, 2006.

- [5] Wei Xusheng, Cruickshank D G M. A Unified Approach to Dynamic Length Algorithms for Adaptive Linear Equalizers[J]. IEEE Transactions on Signal Processing, 2007, 55(3): 908-919.
- [6] Al-Dhahir N. MMSE Decision-feedback Equalizers: Finite-length Results[J]. IEEE Transactions on Information Theory, 1995, 41(1): 961-975.
- [7] Riera-Palou F. Linear Equalizers with Dynamic and Automatic Length Selection[J]. Electronics Letters, 2001, 37(25): 1553-1554.
- [8] Yu Gong. An LMS Style Variable Tap-length Algorithm for Structure Adaptation[J]. IEEE Transactions on Signal Processing, 2005, 53(7): 2400-2407.
- [9] 李静. 自适应判决反馈均衡器参数对性能影响的研究[D]. 天津: 天津大学, 2008.
- [10] 朱小刚, 诸鸿文. 最小均方误差判决和自适应判决反馈均衡器的设计实现[J]. 上海交通大学学报, 2001, 35(6): 897-901.

编辑 索书志