%0 Journal Article %A 田雨 %A 马林华 %A 林志国 %T QC-LDPC码的高性能译码器实现 %D 2011 %R 10.3969/j.issn.1000-3428.2011.01.081 %J 计算机工程 %P 235-237 %V 37 %N 01 %X 在对分层译码算法优化的基础上,提出一种多码率QC-LDPC译码器。采用改进的分层消息传播算法实现快速收敛,将译码迭代次数降到经典方法的50%以下。架构中用于存储中间置信信息的存储器数量只有4个,减少了芯片面积和功耗。校验节点置信度更新采用校正的整数量化的分层算法,降低了计算复杂度。选取的校正因子降低了译码器的误码率。基于该架构实现QC-LDPC译码器,融合3种码率,芯片规模为60万门,时钟频率为110 MHz,1/2码率的译码速率可达134 Mb/s。 %U http://www.ecice06.com/CN/10.3969/j.issn.1000-3428.2011.01.081