作者投稿和查稿 主编审稿 专家审稿 编委审稿 远程编辑
功能性碳纳米管CPU终于诞生

麻省理工学院和美国模拟器件公司(Analog Devices)的工程师制造出了首个完全可编程的16位碳纳米管微处理器。它是到目前为止基于碳纳米管的互补金属氧化物半导体(CMOS)最复杂的逻辑集成,它有1.5万个晶体管,通过具有商业可行性的技术在芯片制造工厂制造。该处理器名为“RV16X-Nano”,其发明者说,它是超越硅技术发展的一个里程碑。

纳米管设备与硅晶体管不同,它可以轻松地被制成密集的3D互连层。美国国防部高级研究计划局(DARPA)希望这种3D技术能够制成商业化的碳纳米管(CNT)芯片,使其具备如今前沿硅晶体管所拥有的高性能,并维持较低的设计和制造成本。

早在2013年,同一研究团队中就有成员制造出了一种集成178只晶体管的1位小型处理器。相比之下,最新的处理器是根据开源RISC-V指令系统制造的,能够处理16位的数据和32位的指令。当然,由麻省理工学院副教授马克斯?舒拉克(Max Shulaker)带领的该团队运行了一套强制性的“Hello, World!”程序对芯片进行了测试。

舒拉克的团队与美国模拟器件公司的工程师以及之后的SkyWater Technology Foundry公司一起开发了3种用于制造RV16X-Nano的商业可行的技术:

1.制造碳纳米晶体管时,首先会将纳米管放入溶液中并铺在硅片上。大多数纳米管会均匀地铺在硅片上,但有些纳米管会堆叠在一起滚成上千束,无法形成晶体管。在制造小型测试电路时,这没什么要紧,舒拉克解释说,因为即便有一束纳米管破坏了一条电路,其他的纳米管也还是会起作用。不过,在大型集成电路中,纳米管堆叠的情况经常发生,可能会破坏整个处理器。

为了净化这种污染,研究人员开发出了一种名为“RINSE”的技术。这种技术依据的原理是,单个纳米管会因为范德瓦尔斯力而比纳米管束更紧密地粘在基片上。首先在纳米管覆盖的基片涂上一层光阻剂,然后仔细地将其洗掉,在适当的条件下,这一过程会选择性地清除掉纳米管束,而留下单个的碳纳米管。

2. 虽然RINSE技术能够处理一种杂质,但另一种杂质差点毁掉了整个项目。碳纳米管有两种基本特性:金属性和半导体特性。基于碳纳米管的逻辑门电路中如果有一些金属纳米管,则意味着该电路会浪费电力而且会产生噪声信号。那么,要制作一个处理器时,多少金属纳米管算过剩?

舒拉克团队得出的答案“非常令人沮丧”。如今的商业工艺能够达到的最好的水平纯度为99.99%的半导体纳米管和0.01%的金属纳米管,然而,所需的纯度却是遥不可及的99.999999%

“我们的想法是,如果不能想出解决的方法,那么我们就绕过它来进行设计。”舒拉克说。他们的团队发现,到目前为止,要求高纯度的主要原因并不是电力问题,而是噪声。他们注意到,在他们制造的逻辑电路中,有的电路组合比其他电路更容易受到噪声的影响。“这样一来,解决方案就简单了:我们的设计只用较优逻辑门组合的电路,而避免使用不好的组合。”他说。博士后研究员盖奇?希尔斯提出了一套名为“DREAM”的设计原则,它使得用能买到的现成碳纳米管材料制造大型集成电路成为可能。

3. 第三个重大突破名为“MIXED”,这一突破使得制造CMOS逻辑电路所需的两种晶体管成为现实。几十年来,所有类型的处理器中都使用到了CMOS逻辑电路。这种逻辑电路中,既需要电子导电(NMOS)晶体管,也需要空穴导电(PMOS)晶体管。以往研制纳米管处理器时仅使用PMOS。例如舒拉克制作的1位系统。

在硅材料中,是通过在晶体管的沟道区域掺杂不同的原子,有效加入硅晶格或窃取电子。不过这种“替位式的掺杂”对于碳纳米管无效。“要在不破坏纳米管的特性的前提下置换出原子很难。”舒拉克说。

因此他们转而采用“静电掺杂法”。他们设计了一种介电氧化物,向纳米管加减电子。通过使用一种名为“原子层沉积”(ALD)的常见半导体制造技术,该团队可以沉积电介质(例如二氧化铪),一次一个原子层。通过操纵原子层的成分,比如给予略微较少或较多的氧,氧化物“要向纳米管释放电子或从纳米管获取电子”,舒拉克解释说。

谨慎地选择金属电极和ALD工艺,研究人员能够可靠地制造空穴导电和电子导电设备。“我们十年前就希望实现这种可能。”舒拉克提到新的碳纳米管处理器时说,“现在我们知道这是可能的,而且能够在商业工厂中生产。”

发布日期:20191215

来源:半导体行业观察




发布日期: 2019-12-20    访问总数: 34