2020年1月3日，三星电子公司宣布计划在全球范围内率先实现3纳米芯片量产制程工艺，以确保其在半导体市场的领先优势。三星电子公司将采用基于闸极全环（GAA）晶体管架构的3纳米技术，同5纳米制程工艺相比，该技术能使芯片的理论面积缩小35%、能耗降低50%、性能提高30%。

一、研发背景

摩尔定律是对半导体行业发展规律的总结，在过去的数十年里，对行业的发展起到指引和推动作用。但是，随着器件性能的提升、尺寸的缩小，晶体管特征尺寸已经达到原子级别，晶体管中的载流子将不受控制，短沟道效应、热电子效应、漏电流增大等问题越来越严重。技术难度的增加和成本的急剧增长，使得先进工艺制程的研发速度逐渐放缓。目前14/16纳米及以下的工艺大多采用立体结构，即鳍式场效晶体管（FinFET），但这种结构的前道工艺已逼近物理极限，再继续微缩的话，电性能的提升和晶体管结构上都将遇到许多问题。学术界很早就提出5纳米以下的工艺需要走“闸极全环”的结构，增加静电控制能力，闸极的长度微缩就能持续进行，摩尔定律将重新获得延续。

二、计划情况

三星电子公司从2002年以来一直在开发闸极全环工艺技术，通过使用纳米片设备制造出了多桥-通道场效应管，确保减少功率泄漏，改善对通道的控制，这是缩小工艺制程的基本步骤。这种设计可实现更高效的晶体管设计，并具有更小的整体制程尺寸，从而在5纳米FinFET工艺上实现了每瓦性能的巨大提升。这项工艺的实现还需要对显影、蒸镀、蚀刻等一系列工程技术进行革新，并且为了减少寄生电容还要导入替代铜的钴、钌等新材料。在近日举办的“2019三星晶圆代工论坛”上，三星电子公司发布其新一代3纳米闸极全环工艺，在该项技术上，三星电子公司大约领先台积电1年的时间，领先英特尔2到3年。首批面向智能手机和其他移动设备的3纳米芯片将于2020年进行测试，并于2021年批量生产。对高性能芯片的进一步改进，如图形处理器和封装到数据中心的人工智能芯片，将在2022年实现批量生产。

三、几点认识

（1）此前，仅台积电公司表示会尽快投产3纳米工艺，三星电子公司此举将会打破两家公司的竞争态势，台积电可能会失去前期积累的技术优势，或可影响半导体产业发展布局。

（2）三星电子公司新工艺技术的快速量产能有效解决因晶体管尺寸缩小带来的各种问题，进一步推动晶体管向高性能、低功耗及小型化方向发展，带来芯片性能的提升，有助于加速认知计算、物联网及其他数据密集型应用的发展，并为智能化武器、无人装备、人工智能、5G网络等的实现铺平道路。

发布日期：2020年1月13日

来源：电科防务

科技情报中心编辑