

星载 FlexRay 数据总线自主可控 IP 核的设计与验证

李云佳^{1,2}, 安军社^{1,2*}, 周莉^{1,2}

(1. 中国科学院国家空间科学中心复杂航天系统电子信息技术重点实验室, 北京 100190;

2. 中国科学院大学计算机科学与技术学院, 北京 100049)

摘要: 传统的星载数据总线控制器局部网(CAN)和 1553B 总线难以满足日益复杂的空间探测任务需求。地面成熟的 FlexRay 总线以其高速率、确定性、高可靠、拓扑灵活、低成本等优势, 成为新型星载数据总线的研究热点。但 FlexRay 总线自主可控芯片欠缺且相关器件主要面向汽车领域, 限制了其在航天领域的部署应用。针对 FlexRay 总线协议复杂、星载任务可靠性要求高、受体积质量限制较大等技术难点, 提出一种自主可控的高可靠 FlexRay 协议 IP 核的设计。通过自启动设计, 解决 FlexRay 节点必须配备主机导致的成本、体积、质量增加问题; 提出一种特殊消息帧负载段格式和处理方式, 实现无主机节点的在轨维护; 设计一种消息过滤方法, 减少 FlexRay 节点不必要的消息处理开销; 分析三模冗余方法, 可有效减小单粒子翻转的影响; 设计多种错误处理方式, 有效防止异常节点干扰 FlexRay 网络。最后, 通过 Modelsim 仿真测试、硬件测试平台测试以及示波器测试, 对设计的 FlexRay IP 核进行功能、性能、可靠性测试, 结果表明, 该 IP 核与国外成熟的 FlexRay 芯片兼容, 支持多节点通信, 误码率小于 10^{-12} 。

关键词: FlexRay 总线; 现场可编程门阵列; IP 核; 星载; 自主可控; 数据总线

中图分类号: TP336

文献标志码: A

DOI: 10.19678/j.issn.1000-3428.0069963

Design and Verification of Autonomous and Controllable IP Core for Satellite-Borne FlexRay Data Bus

LI Yunjiayun^{1,2}, AN Junshe^{1,2*}, ZHOU Li^{1,2}

(1. Key Laboratory of Electronic Information Technology for Complex Aerospace Systems,
National Space Science Center, Chinese Academy of Sciences, Beijing 100190, China;

2. School of Computer Science and Technology, University of Chinese Academy of Sciences, Beijing 100049, China)

【Abstract】 Traditional spacecraft data buses such as Controller Area Network (CAN) and 1553B struggle to meet the increasingly complex demands of modern spaceborne missions. FlexRay, a bus technology that has matured in ground-based applications, has emerged as a research hotspot for next-generation spacecraft data buses owing to its advantages in high speed, determinism, reliability, flexible topology, and low cost. However, the absence of autonomous and controllable FlexRay-compatible chips and the fact that existing components are primarily designed for the automotive industry has limited its deployment and application in China's aerospace sector. To address technical challenges such as the complexity of the FlexRay bus protocol, the high reliability requirements of spaceborne missions, and strict constraints on volume and mass, this paper proposes the design of an autonomous, highly reliable FlexRay protocol IP core. The self-starting architecture eliminates the need for an external host at each FlexRay node, thereby reducing system volume and mass. In addition, a specialized message frame format and processing method are designed to enable onboard maintenance of hostless nodes. A message filtering method is designed to reduce unnecessary message processing overhead in FlexRay nodes. The triple modular redundancy method, which effectively mitigates the impact of a single event upset, is also analyzed. Various error handling methods are developed to prevent abnormal nodes from interfering with the FlexRay network. Finally, the functionality, performance, and reliability of the designed FlexRay IP core are verified through Modelsim simulation, hardware testing, and oscilloscope analysis. Experimental results show that the IP core is compatible with a mature foreign FlexRay chip, supports multinode communication, and achieves a bit error rate of less than 10^{-12} .

【Key words】 FlexRay bus; Field Programmable Gate Array (FPGA); IP core; satellite-borne; autonomous and controllable; data bus

收稿日期: 2024-06-04 修回日期: 2024-07-13

基金项目: 国家重点研发计划 (2022YFF0503900)。

通信作者 E-mail: * anjunshe@nssc.ac.cn

0 引言

随着我国空间探测事业的发展,空间探测任务和载荷日益复杂,对星载总线的传输速率、确定性、可靠性要求越来越高^[1-2]。目前,星载系统中常用的总线包括起源于汽车领域的控制器局部网(CAN)^[3-5]以及由美国空军研发的 1553B(MIL-STD-1553B)^[4-6]。这两种总线的最大传输速率均不超过 1 Mb/s,难以满足日益增长的数据传输需求。星载新型高速高可靠控制总线是目前卫星综合电子系统的重要研究方向。

目前,星载高速总线的典型解决方法有 FC-AE-1553 总线和 SpaceWire 总线^[7-9]。FC-AE-1553 总线是 20 世纪 80 年代为解决 MIL-STD-1553B 总线速率不足提出的光纤版本的 1553B 总线,最高速率支持 4.25 Gb/s,向下兼容 MIL-STD-1553B 总线,但是其总线物理介质是光纤,需要点对点互联或采用交换机互联,布局布线困难,成本较高^[10-12]。SpaceWire 总线是欧洲航天局根据 LVDS 串行传输技术提出的星载高速控制总线标准 ECSS-E-ST-50-12C,是一种高速、双向、全双工、点对点的串行总线,其传输速率为 2~400 Mb/s,多个终端的 SpaceWire 总线的实现需要路由器,单个终端的硬件配置成本也较高^[13-15],不适用于低成本、小卫星。

CAN 总线是一种专为汽车工业设计的现场总线,具有很多适合航天应用的特点。作为多主站方式的串行通信总线,CAN 总线具有:低成本,高抗电磁干扰性,高总线利用率,很远的数据传输距离(长达 10 km),高速的数据传输速率(高达 1 Mb/s),可根据报文的 ID 决定接收或屏蔽该报文,可靠的错误处理和检错机制,发送的信息遭到破坏后可自动重发,节点在错误严重的情况下具有自动退出总线的功能等特点^[16-18]。

FlexRay 总线是新一代汽车总线,向下兼容 CAN 总线,具有以下特点:首先,FlexRay 具有高传输速率,单通道最高速率为 10 Mb/s,牺牲冗余可使总的传输速率达到 20 Mb/s;其次,FlexRay 同时支持时间触发和事件触发,时分多址的静态段使信息到达时间具有确定性;灵活时分多址的动态段支持突发信息的发送接收,可保证通信的灵活性。另外,FlexRay 可靠性高,采用循环冗余校验(CRC)检测通信错误,且双通道通信可提供冗余功能^[19],无须额外配置。

FlexRay 总线低成本、可靠性高、冗余设计、拓

扑灵活、利于星内布局布线的特点,弥补了现有航天高速控制总线的不足^[20],具有应用于我国航天器控制总线的潜力。国内在武器^[21]、航空^[22]、航天^[23]等领域均有对 FlexRay 总线的应用相关研究。首次在轨应用的总线通常会作为 CAN 总线的扩展或备份,因此新一代航天总线最好能与 CAN 总线兼容。文献[24]通过网关实现了 FlexRay 与 CAN 的兼容。

国外在 FlexRay 产品领域已有相对成熟的设计和制造技术。近年来 FlexRay 相关领域的学术研究主要集中在优化 FlexRay 通信性能^[25-27]以及提高 FlexRay 安全性等方面^[28-29]。我国未参与 FlexRay 协议的制定,且相关研究起步较晚,这导致国内 FlexRay 相关自主可控芯片欠缺。雷志军等^[30]基于现场可编程门阵列(FPGA)开发设计的 FlexRay 总线 IP 核实现了两块 FPGA 之间的通信,但并没有提到启动冲突处理等功能,也未进行多节点通信和兼容性测试,测试不够完善。文献[31-32]设计的两款 FlexRay 总线 IP 核已实现了 FlexRay 协议的基本功能,但主要面向汽车领域且未进行多节点测试。当前 FlexRay 总线的器件主要面向汽车领域,没有抗辐照等级高的器件,航天敏感领域难以直接获取国外的 FlexRay IP 授权,且授权 IP 核具有代码不透明等问题,因此自主研发星载 FlexRay 数据总线 IP 核是十分必要的,可根据特定应用场景提供定制化 FlexRay 产品,有助于提高我国航天器综合电子系统的整体性能,具有自主可控、灵活性好、移植性强、可靠性高的优势。

本文概述分析了星载总线的发展趋势,阐明 FlexRay 总线的研究背景与意义,并介绍相关研究现状和论文的结构安排,综述目前 FlexRay 节点的硬件系统组成以及 FlexRay 协议的消息传输方式和数据帧格式。通过 FlexRay IP 核设计介绍了 FlexRay 通信控制器的整体架构和各模块功能,以及关键功能的实现方法。最后对设计的 IP 核进行功能、性能和可靠性测试,并给出 IP 核的资源占用和功耗情况。

1 FlexRay 总线协议综述

1.1 硬件组成

FlexRay 节点主要由主机、通信控制器(CC)和总线驱动器(BD)组成,部分节点还带有总线监视器(BG)。总线监视器需要配备与通信控制器几乎相同的功能,会大幅增加 FlexRay 节点的成本,因此大部分 FlexRay 节点不包含总线监视器。FlexRay

节点各模块间的连接如图 1 所示。节点的接收和发送过程如下：

1)总线驱动器模块将从信道上接收到的差分信号转换为数据位流送到通信控制器模块进行解码,解码后 CC 模块将数据传给主机。

2)主机将要发送的数据传给 CC 模块,CC 模块根据主机的配置对数据进行编码生成数据位流。在总线监视器允许的情况下,数据位流通过 BD 模块转换为差分信号发送到相应信道,从而完成消息发送。




图 1 FlexRay 节点结构

Fig.1 FlexRay node structure

1.2 通信模式

FlexRay 总线基于周期循环进行媒体访问控制,其时间层次如图 2 所示。周期计数在 0~63 之间循环。每个通信周期均包含静态段和网络空闲段,而动态段和符号窗为可选的。每个静态段包含可配置数量的静态时隙,与之相应,每个动态段包含可配置数量的最小时隙。静态帧、动态帧




图 2 FlexRay 时间层次

Fig.2 FlexRay time hierarchy




图 5 数据帧格式

Fig.5 Data frame format

和符号分别在静态时隙、最小时隙、符号窗的动作点开始发送。

FlexRay 总线的静态段基于时分多址通信,每个静态时隙的长度都是相同且固定的。每个时隙有自己的时隙编号,只有帧 ID 与时隙编号相同的静态帧才会在该时隙发送。由于 FlexRay 各节点间是时钟同步的,因此静态帧具有时间确定性,适合发送重要性高的数据。静态段通信机制如图 3 所示。




图 3 静态段通信机制

Fig.3 Static segment communication mechanism

FlexRay 总线的动态段基于灵活的时分多址通信,每个最小时隙的长度是相同且固定的,但每个动态时隙可以包含不同数量的最小时隙。若当前动态时隙没有传输,则该动态时隙只包含一个最小时隙。若当前动态时隙有传输,则该动态时隙根据传输长度包含可变量数量的最小时隙。动态帧适合发送重要性相对较低、发送周期较长或发送频率多变的数据。动态段通信机制如图 4 所示。




图 4 动态段通信机制

Fig.4 Dynamic segment communication mechanism

1.3 数据帧格式

FlexRay 总线的数据帧由帧头、有效负载段和帧尾三部分组成,数据帧格式如图 5 所示。保留位是为了方便后续协议的扩展,禁止用户使用,设置为

0。有效负载前导指示位为 1 表示静态帧的有效负载段包含网络管理矢量或动态段的有效负载段包含消息 ID。空帧指示位、同步帧指示位和启动帧指示位分别指示该数据帧是否为空帧、同步帧和启动帧。帧 ID 表明数据帧应该在哪个时隙传输。有效负载长度表明有效负载段共有多少个字。帧头 CRC 用于检查同步帧指示位、启动帧指示位、帧 ID 和有效负载长度是否有错误。周期计数指示数据帧传输时的周期计数值。帧尾 CRC 校验范围包括帧头和有效负载段。

2 FlexRay IP 核设计

FlexRay IP 核的设计主要分为两部分：一是实现原有协议功能的设计；二是针对航天应用所需功能实现的新设计。国内外虽然已有针对原有协议功能的设计，但代码不透明。

2.1 FlexRay IP 核总体设计

本文设计的 FlexRay IP 核需要完成的是通信控制器的功能，基于该 FlexRay IP 核的节点结构如图 6 所示。




图 6 搭载了设计 IP 核的 FlexRay 节点结构

Fig.6 FlexRay node structure equipped with the designed IP core

主机可通过通信接口读写寄存器实现对 FlexRay 节点的配置和状态获取，若主机未配置参数则使用默认配置参数。共享随机存取存储器（RAM）模块分为 AB 通道发送 RAM 和接收 RAM，分别存储 AB 通道发送和接收帧的数据信息。可实现单通道传输、双通道冗余传输、双通道独立传输。主机可以读取接收 RAM 获取接收数据，往发送 RAM 中存入要发送的数据并配置相关寄存器实现指定时隙指定周期的数据发送。FlexRay 内核通过读取发送 RAM 获取要发送的数据，根据寄存器配置决定是否往接收 RAM 存储接收到的数据。若通信控制器接收到正确的帧，但寄存器未配置相关存储寄存器，则通信控制器在先进先出（FIFO）原则未满足时将相关地址信息存入 FIFO，并把接收到的数据存入接收 RAM 中 FIFO 对应的地址范围。

2.2 FlexRay 内核设计

通信控制器内最重要的模块为 FlexRay 内核，其架构如图 7 所示。整个 FlexRay 内核按照功能可分为协议运行控制模块、编解码模块、媒体访问控制模块、帧和符号处理模块、时钟同步模块和寄存器 RAM 接口模块。

各模块主要功能如下：

协议运行控制（POC）模块：该模块是整个通信控制器的核心部分，其作用是根据主机的命令以及协议工作的环境，即功能模块内部信号协调其他功能模块的工作，并给主机提供状态反馈。

编解码（CODEC）模块：对通信控制器上层模块待发送的数据进行编码并发送到总线上，同时对从总线上获得的比特流进行处理并解码组成数据传送给上层模块进行进一步处理。

媒体访问控制（MAC）模块：首先是负责通知收发模块发送帧和符号，在发送帧的时候按照主机的要求组成帧，其次是控制访问总线的时序。

帧和符号处理（FSP）模块：负责检测接收数据的完整性以及检验数据是否在正确的时间被接收。

时钟同步模块：负责节点与网内其他节点同步，主要包括时钟同步处理（CSP）模块、时钟同步启动（CSS）模块以及宏时钟生成（MTG）模块。

寄存器 RAM 接口模块：外界和 FlexRay 内核交换数据和控制信息的通道。

2.3 自启动设计

原版协议中的 FlexRay 节点需接收主机发送的指令和配置参数才能进入正常工作模式。然而每




图 7 FlexRay 内核架构

Fig. 7 FlexRay kernel architecture

个终端节点都配备主机无疑会大幅增加卫星质量、体积、功耗和成本。因此,设计自启功能的 FlexRay IP 核具有重要意义。

基于质量、成本、体积和功耗的考虑,将 FlexRay IP 核划分为带外部主机和不带外部主机的两种 IP 核,带外部主机的 FlexRay IP 核通过主机命令进行参数配置和启动,不带外部主机的 FlexRay IP 核具有自主功能,通过缺省配置进行参数设置,从而节省节点的主机,主要用于功能简单的终端节点。

在实际应用场景中, FlexRay 通信周期的持续时间通常由应用场景中最频繁传输的消息周期决定,10 ms 可满足大部分航天任务的消息传输频率需求。综合考虑, FlexRay 节点按照 10 Mb/s 的速率运行,缺省时参数按照周期持续时间为 10 ms、静态时隙 100 个,每个静态时隙持续时间 85 μ s、静态帧负载段长度 64 Byte、最小时隙 25 个,每个最小时隙持续时间 40 μ s、动态帧负载段最大长度 32 Byte、符号窗 13 μ s 配置。无外部主机的 IP 核启动时按照缺省参数运行。该缺省参数可实现冗余情况下每

周期(10 ms)传输 100 个静态帧,静态段的有效负载段共计 6 400 Byte,除此之外,动态段每周期可传输 800 Byte 的有效负载信息。

协议运行控制 POC 状态转换如图 8 所示。不




图 8 POC 状态转换

Fig. 8 POC state transition

表 1 管理设备命令字

Table 1 Manage device command word

名称	位数	说明
设备编号	5	表示参与本次通信的设备的编号,其中,(1) ₁₀ 到 (30) ₁₀ 表示对应的被管理设备,(31) ₁₀ 表示所有的被管理设备,(0) ₁₀ 为该特殊消息帧无效
收发位	1	表示参与本次通信的被管理设备是被管理设备读还是被写,其中,1 表示被读,0 表示被写。
功能编号	5	全 0 为正常收发,否则为特殊功能命令
读写次数计数	5	表示本次通信需要读写的地址的个数 (0~31) ₁₀

表 2 功能编号含义

Table 2 Function number meaning

功能编号	说明
11111	重启,设备收到后在网络空闲段统一重启并更新参数
00001	将管理设备特殊消息帧有效负载段命令字以后的数据按地址顺序传递给各个 PCR 暂存寄存器
00010	连续读写
其余	保留

对于管理设备读被管理设备来说,读写次数计数表示命令字后面的 31 个字的负载数据中,总共有多少个 16 bit(低 4 bit 为无效位,高 12 bit 为起始地址)要读取被管理设备。31 个字最多可以读 31 个地址。

FlexRay 内核中有 31 个关键参数寄存器 PCR[0]~PCR[30],里面包含了节点周期持续时间等重要信息,是 FlexRay 节点运行的基础。如果管理设备直接在运行过程中修改被管理设备,很容易导致各节点通信混乱。功能编号为 00001 时代表 PCR 配置,该配置只是暂存各参数,只有管理设备发送功能编号为 11111 的特殊消息帧命令节点重启后,这些参数才会真正配置到各设备。为了防止不同节点接收到重启特殊消息帧后重启时间不一致导致按照新参数重启的设备与按照旧参数运行还未重启的设备相互干扰,各设备在接收或发送重启特殊消息帧后统一在网络空闲段开始时重启。

IP 核设计了一个连续读写功能以提高读写效率。对于连续写操作,第 1 个字为写的起始地址(低 4 bit 为无效位,高 12 bit 为起始地址),后面 30 个字为从起始地址开始要写入的数据,写操作次数由读写次数计数决定。对于连续读操作,第 1 个字为读的起始地址(低 4 bit 为无效位,高 12 bit 为起始地址),后面的字无效,读操作次数由读写次数计数决定。

无外部主机节点向主节点发送的特殊消息帧,表示命令执行状态的情况。有效负载段的第 1 个字为状态字,其格式如表 3 所示。

表 3 被管理设备状态字

Table 3 Managed device status word

名称	位数	说明
设备编号	5	表示参与本次通信的被管理设备的编号,其中 0 表示该特殊消息帧无效
消息错误位	1	该位置 1 表示参与本次通信的被管理设备接收到一个无法执行的命令字。
保留	10	保留

对于管理设备写被管理设备来说,被管理设备回复是否写成功,即状态字的消息错误位是否为 0,负载段的后 31 个字为无效信息。

对于管理设备读被管理设备来说,被管理设备回复是否读成功,即状态字的消息错误位是否为 0,后面的 31 个字为被管理设备的数据。管理设备根据本周期之前自己发送的命令字的读写次数计数,决定被管理设备状态字后面的 31 个字的负载数据中总共有多少个字是被读取的有效数据。

2.5 消息过滤设计

在 FlexRay 协议中,每个节点在总线上发送的数据都会被所有其他节点接收到,但在实际应用时,节点可能只需要接收特定的消息。基于 FlexRay 协议中的帧 ID 号和周期值,可以实现节点对特定帧 ID、特定范围帧 ID 或特定周期的消息的接收。具体实现方法是设置周期过滤值掩码、周期过滤值、周期过滤启用使能、帧 ID 范围、帧 ID 范围启用使能、帧 ID 拒绝掩码、帧 ID 拒绝值、帧 ID 拒绝启用使能等寄存器,只有满足上述寄存器配置的消息才会被节点接收,可以减少不必要的消息处理开销。

以接收 FIFO 实现对特定范围的帧 ID 过滤为例,如图 10 所示,每个通道有 1 个接收 FIFO 范围帧 ID 滤波控制寄存器和 4 个接收 FIFO 范围帧 ID 滤波配置寄存器,共同指示 4 个接收 FIFO 范围帧 ID 滤波器的工作方式。




图 10 接收 FIFO 范围帧 ID 滤波控制寄存器

Fig.10 Receive FIFO range frame ID filter control register

接收 FIFO 范围帧 ID 滤波控制寄存器中 F3MD 到 F0MD 分别代表接收 FIFO 范围帧 ID 滤波器 3 到

0 的过滤模式, F3EN 到 F0EN 分别代表接收 FIFO 范围帧 ID 滤波器 3 到 0 是否使能。过滤模式为 0 代表对应的接收 FIFO 范围帧 ID 滤波器作为接收过滤器运行, 为 1 则代表对应的接收 FIFO 范围帧 ID 滤波器作为拒绝过滤器运行。接收 FIFO 范围帧 ID 滤波配置寄存器的 IBD 为区间边界位, 指示该寄存器中的 FID 值是作为下区间边界还是上区间边界。接收

FIFO 范围帧 ID 滤波器的工作方式如图 11 所示, 若滤波器不使能, 则所有消息均可通过该滤波器; 若滤波器为接收滤波器且 IBD 为 1 或滤波器为拒绝滤波器且 IBD 为 0, 则帧 ID 小于等于 FID 的消息可通过该滤波器; 若滤波器为拒绝滤波器且 IBD 为 1 或滤波器为接收滤波器且 IBD 为 0, 则帧 ID 大于等于 FID 的消息可通过该滤波器。




图 11 FIFO 范围帧 ID 滤波器流程

Fig. 11 Procedure of FIFO range frame ID filter

2.6 可靠性设计

空间中的辐射环境可能会带来单粒子翻转, 使 IP 核的逻辑状态发生改变^[33-34]。三模冗余 (TMR) 是目前最常用的抗单粒子翻转技术, 其基本思想是为原来的模块增加两个冗余模块, 并提供相同的输入, 然后按照少数服从多数的原则决定正确的输出^[35]。

购买的 IP 核内部通常不可编辑, 只能将整个系统冗余为三份并进行粗粒度三模冗余。全三模设计在工程应用中会严重限制 FPGA 工作频率, 甚至导致系统工作错误。细粒度三模冗余是指对设计的局部进行三模冗余, 保证系统正常运行速率。一种细粒度三模冗余是将触发器冗余为三份并进行多数表决, 如图 12 所




图 12 触发器三模冗余

Fig. 12 TMR of flip-flop

示。在本文设计的 IP 核中,有一些对系统运行非常关键的寄存器,为保证系统在太空辐射环境中的稳定运行,必须对这类寄存器进行冗余表决。关键的寄存器包括与协议运行关键参数相关的 31 个 16 bit 寄存器、POC、CODEC、MAC、FSP、CSS、CSP、MTG 等模块的有限状态机的当前状态、通道使用配置相关寄存器、各通道时隙计数寄存器核周期寄存器等。

出现致命协议错误的节点可能会威胁整个 FlexRay 网络。致命协议错误是指媒体访问控制模块检测到最后一次传输超过了动态段允许传输的边界或帧和符号处理模块检测到发送越过时隙的边界。在这种情况下,节点会进入如图 8 所示的 halt 状态,从而退出 FlexRay 网络,保证其他节点的正常运行。FlexRay 节点间的通信是基于时间同步的,当处于图 8 normal active 状态的节点检测到时间偏差值大于设定值时,意味该节点与其他节点间的同步出现了错误。用户可设置时间偏差过大是否停止节点,若设置为停止,则时间偏差值大于设定值时节点进入 halt 状态,否则节点进入 normal passive 状态,该状态下节点不退出 FlexRay 网络,但不发送帧和符号,可以防止异常节点干扰 FlexRay 网络。

除此之外,节点还可能出现语法错误、内容错误、违界错误和传输错误。IP 核可检测出这 4 种错误类型,并使相应错误计数器加 1。对于有外部主机的节点,错误出现会使中断寄存器相应位置 1,用户可根据错误类型和出现错误的次数决定是否通过主机发送 FREEZE 指令,使该节点进入 halt 状态。对于无外部主机的节点,由有外部主机的节点通过特殊帧读取相应寄存器决定是否重启,并通过特殊帧写寄存器实现重启。

3 系统实现与验证

为了验证 FlexRay IP 核的设计方案,使用 verilog 语言采用自顶向下的方法实现了 IP 核的设计。首先以 Modelsim 为仿真平台,验证节点自启动、在轨维护、媒体访问控制、消息过滤等关键功能是否正确。最后基于 Xilinx XC7Z045-FFG900 FPGA 搭建测试平台进行最高速率(10 Mb/s)的板级测试、多节点及兼容性测试、误码率测试和通信信道测试。

3.1 资源功耗

第 2 节设计的需要配备主机的 FlexRay IP 核、无须配备主机的 FlexRay IP 核、国内其他基于 FPGA 设计的 FlexRay IP 核^[31-32]及国外可供授权使用的 FlexRay IP 核^[36]的资源消耗对比如表 4 所

示,可以看出,本文设计的 IP 核在寄存器资源占用方面有一定的优势。为应对单粒子翻转,IP 核可进行细粒度三模冗余,即将寄存器复制为三份,本文的正向设计更能满足航天任务自主可控、高可靠的需求。

表 4 资源消耗对比

Table 4 Resource consumption comparison 单位:个

IP 核	寄存器数量	查找表数量
需配备主机的 FlexRay IP 核	7 213	14 062
无须配备主机的 FlexRay IP 核	7 225	14 340
文献[31]设计的 IP 核	8 962	15 480
文献[32]设计的 IP 核	20 196	29 184
博世公司的 E-Ray IP 核 ^[36]	7 754	12 780

配备主机的 FlexRay IP 核和无须配备主机的 FlexRay IP 核的功耗对比如图 13 所示。无须配备主机的 FlexRay IP 核增加了块随机存储器(BRAM)用于存储接收到的特殊帧,因此增加了少量功耗。




图 13 配备主机 IP 核功耗和无须配备主机 IP 核功耗


Fig. 13 Power consumption of IP core requiring host and power consumption of IP core not requiring host

3.2 关键功能仿真测试


只有 FlexRay 节点进入 normal active 状态,节点间才可以正常通信。如图 14 所示,无主机节点能在自己模拟的命令下完成自启动,进入 normal active 状态,且可以防止节点同时启动的冲突。

有主机节点可以通过发送特殊消息帧读写无主机节点实现在轨维护。如图 15 所示,主机发送特殊消息帧(时隙 3)读取无主机节点地址为 $(h03d)_{16}$ 的寄存器 RFWIR_B 的值,无主机节点接收到特殊消息帧后将 RFWIR_B 的值 $(014a)_{16}$ 编为特殊消息帧(时隙 4)传给有主机节点,表示无主机节点正确接收该帧。如图 16 所示,主机发送特殊消息帧(时隙 3)改写无主机节点地址为 $(h04a)_{16}$ 的寄存器 RFRFCFR_0 的值,无主机节点接收到特殊消息帧后修改了 RFRFCFR_0 的值,并发送特殊消息帧(时隙 4)给主机告知主机修改完成无错误。

如图 17 所示,节点的运行符合 FlexRay 的媒体访问控制要求,发送接收符合时隙配置,且静态帧和动态帧均收发正常。动态段符合灵活的时分多址,



(a) 正常启动



(b) 同时启动

图 14 正常启动和同时启动时的协议运行转换

Fig. 14 Protocol operation conversion during normal startup and simultaneous startup




图 15 读无主机节点

Fig. 15 Read hostless nodes




图 16 写无主机节点

Fig. 16 Write hostless nodes

时隙长度会根据发送数据长度自动调整,且两个节点的时隙保持一致,完成了时间同步。如图 18 所示,符合消息过滤配置(时隙为8,周期任意)的消息

会被接收,且接收到的数据和配置的发送消息一致,从数据域起始地址(640)₁₀开始存入数据(a231)₁₆,地址数据依次加1。




图 17 节点 1 和节点 2 在通道 B 的发送与接收

Fig. 17 Sending and receiving of node 1 and node 2 in channel B




图 18 节点 2 在通道 A 的 8 时隙接收数据

Fig. 18 Node 2 receives data in time slot 8 of channel A

3.3 板间测试

下载 bit 文件到 FPGA 测试板中,分别在两块 FPGA 测试板上运行节点 1 和节点 2。节点与外界通信需 FlexRay 驱动板的配合。选用 TJA1083 作为 FlexRay 收发器绘制 FlexRay 驱动板,每块驱动板包含 AB 通道的两个 BD 模块。通过 FMC

(FPGA Mezzanine Card) 接口连接根据 FlexRay 物理层相关标准^[37]绘制的 FlexRay 驱动板与 FPGA 测试板。连接两个节点的驱动板后形成板间通信组网,使用 ChipScope 抓取信号,结果显示,两节点能够进入正常工作状态并通信。测试结果如图 19 所示。




图 19 FPGA 板间测试 ChipScope 波形

Fig. 19 ChipScope waveform tested between FPGA boards

3.4 多节点及兼容性测试

在板间测试的基础上,选用恩智浦公司带有 FlexRay 通信功能的微控制器 MC9S12XF512 作为节点 3,连接 3 个节点进行测试。两块 FPGA 测试板处于正常工作状态,从如图 20 所示的屏幕中可以看到,采用国外成熟的 FlexRay 芯片搭建的节点 3 可与自行设计的 FlexRay 节点进行正常通信,验证了设计的 FlexRay IP 核的多节点通信功能和兼容性。



图 20 兼容性测试

Fig. 20 Compatibility test

3.5 误码率测试

对设计 IP 核进行误码率测试。如图 21 所示,接收 $(3\ 907\ 130\ 251)_{10}$ 个数据帧,每个帧包含 32 Byte 的有效数据,共计传输 $(1\ 000\ 225\ 344\ 256)_{10}$ bit 有效数据,其间错误传输数量为 0,误码率小于 10^{-12} 。




图 21 误码率测试

Fig. 21 Bit error rate test

3.6 通信信道测试

用示波器捕获 FlexRay 总线的差分信号 BP 和 BM 信号状态,空闲时 BP 和 BM 均为 2.5 V,传输数据 1 时 BP 与 BM 的电压差为 2 V,传输数据 0 时 BP 与 BM 的电压差为 -2 V,符合 FlexRay 协议要求。从如图 22 所示中的 BP 和 BM 可以看出,数据帧传输起始符合协议要求,如图 23 和图 24 所示,静态时序持续时间和周期持续时间符合测试配置的数据




图 22 通信信道上的数据帧传输起始

Fig. 22 Start of a data frame transmission on communication channel




图 23 静态时隙持续时间
Fig. 23 Static time slot duration




图 24 周期持续时间
Fig. 24 Cycle duration

据,即一个通信周期持续时间为 50 ms,一个静态时隙持续时间为 60 μ s。

4 结束语

本文设计一种自主可控的星载 FlexRay 数据总线 IP 核,支持静态段和动态段数据传输以及双通道冗余。首先根据自启动和自定义特殊帧实现无主机节点的正常运行和在轨维护;其次通过消息过滤实现对特定消息的接收,减少不必要的消息处理开销;然后进行三模冗余分析、帧头及消息级 CRC 校验、致命错误重启和普通错误指示,以满足航天任务的运行环境要求;最后通过兼容性测试、多节点通信测试、误码率测试等功能和性能实验验证了 IP 核设计的有效性和可靠性。本文设计的 IP 核具有自主知识产权,灵活性和可移植性强,可以支撑基于 FlexRay 架构的系统的国产化,有助于推动 FlexRay 总线在我国航天器综合电子系统中的应用。本文未对 FlexRay 应用层做详细研究,后续可结合 IP 核对应用层进行修改,实现更多功能,如借助协议的同步功能为各节点提供标准时间、接收失败后的重发机制等,使其更符合航天应用需求。

参考文献

[1] CHAINE P J, BOYER M, PAGETTI C, et al. Comparative study of high-throughput technologies for next-generation

satellite on-board networks [EB/OL]. [2024-04-29]. <https://hal.science/hal-03625035/document>.

- [2] 宋景星,朱岩,饶家宁,等.星载高速串行数据处理系统设计与实现[J].空间科学学报,2023,43(1):174-182.
SONG J X, ZHU Y, RAO J N, et al. Design and implement of high-speed receiving cache system of the satellite [J]. Chinese Journal of Space Science, 2023, 43(1): 174-182. (in Chinese)
- [3] GILLI L, COSSU G, VINCENTI N, et al. Preliminary study on CAN-bus transmission over optical wireless for satellite applications[C]//Proceedings of IEEE International Conference on Space Optical Systems and Applications. Washington D. C., USA: IEEE Press, 2023: 31-35.
- [4] ZHU Z T, FU Y F, LU C T, et al. Research on data communication monitoring system of master and slave equipment in avionics system based on 1553B bus [C]//Proceedings of the 2nd International Conference on Networking Systems of AI. Washington D. C., USA: IEEE Press, 2022: 237-240.
- [5] 陈世森,倪淑燕,廖育荣.微小卫星综合电子系统综述[J].空间电子技术,2020,17(5):82-87.
CHEN S M, NI S Y, LIAO Y R. Summary of integrated electronic systems of microsatellite [J]. Space Electronic Technology, 2020, 17(5): 82-87. (in Chinese)
- [6] HE D J, GAO Y, LIU X X, et al. Design of attack and defense framework for 1553B-based integrated electronic systems[J]. IEEE Network, 2021, 35(4): 234-240.
- [7] 任智,周舟,吴本源,等.优化链路状态路由协议的低开销拓扑维护算法[J].计算机工程,2021,47(9):120-127,135.
REN Z, ZHOU Z, WU B Y, et al. Low-cost topology maintenance algorithm for optimized link state routing protocol[J]. Computer Engineering, 2021, 47(9): 120-127, 135. (in Chinese)
- [8] WANG X, WANG C, YU B W, et al. Communication module of FC-AE-1553 interface[C]//Proceedings of the 5th International Conference on Instrumentation and Measurement, Computer, Communication and Control. Washington D. C., USA: IEEE Press, 2015: 1369-1373.
- [9] PARKES S, ARMBRUSTER P. SpaceWire: Spacecraft onboard data-handling network [J]. Acta Astronautica, 2010, 66(1/2): 88-95.
- [10] 鞠铭阳,张利洲,王世奎. FC-AE-1553 协议分析与研究[J].现代电子技术,2016,39(11):21-23,29.
JU M Y, ZHANG L Z, WANG S K. Analysis and research of FC-AE-1553 protocol[J]. Modern Electronics Technique, 2016, 39(11): 21-23, 29. (in Chinese)
- [11] 黄俊木,王洋,徐天慧,等. FC-AE-1553 数据总线的特点及在航天领域的应用[J].宇航总体技术,2021,5(4):67-72.
HUANG J M, WANG Y, XU T H, et al. The characteristics of FC-AE-1553 data bus and its application in aerospace field [J]. Astronautical Systems Engineering Technology, 2021, 5(4): 67-72. (in Chinese)
- [12] FANG L, ZHAO G H, CAO S Z. Design of heterogeneous FC-AE-1553 network[C]//Proceedings of IEEE International Conference on Control Science and Systems Engineering. Washington D. C., USA: IEEE Press, 2014: 130-134.
- [13] ROMANOWSKI K, TYCZKA P, HOLUBOWICZ W, et al. SpaceWire network management using network discovery and configuration protocol: SpaceWire networks and protocols, short paper[C]//Proceedings of International SpaceWire Conference. Washington D. C., USA: IEEE Press, 2016: 45-50.
- [14] HABINC S, JOHANSSON F, HERNANDEZ F, et al. Radiation-tolerant 18x SpaceWire router design and qualification for space application—GR718B: Components, long paper [C]//Proceedings of International SpaceWire Conference. Washington D. C., USA: IEEE Press, 2016:

- 267-272.
- [15] 姚睿, 王梅群, 吴军, 等. 使用 FPGA 设计高可靠 SpaceWire 路由器[J]. 国防科技大学学报, 2019, 41(4): 86-93.
YAO R, WANG M Q, WU J, et al. Design of highly reliable SpaceWire routers based on FPGA[J]. Journal of National University of Defense Technology, 2019, 41(4): 86-93. (in Chinese)
- [16] KHURRAM M, MUHAMMAD S, ZAIDI Y. CAN as a spacecraft communication bus in LEO satellite mission[C]// Proceedings of the 2nd International Conference on Recent Advances in Space Technologies. Washington D. C., USA: IEEE Press, 2005: 432-437.
- [17] 王一华, 周晴, 胡婉如, 等. 面向 CAN 总线健壮性的形式化建模与验证[J]. 电讯技术, 2023, 63(9): 1419-1426.
WANG Y H, ZHOU Q, HU W R, et al. Robustness verification technology of CAN bus based on formalization[J]. Telecommunication Engineering, 2023, 63(9): 1419-1426. (in Chinese)
- [18] SCHOLZ A, HSIAO T H, JUANG J N, et al. Open source implementation of ECSS CAN bus protocol for CubeSats[J]. Advances in Space Research, 2018, 62(12): 3438-3448.
- [19] FlexRay Consortium. FlexRay communications system protocol specification version 2. 1 revision A [EB/OL]. [2024-04-29]. <https://www.flexray.com>.
- [20] GUNES-LASNET L S, FURANO G. Flexray: an answer to the challenges faced by spacecraft on-board communication protocols[J]. Journal of Physics Condensed Matter, 2007, 15: 51-62.
- [21] 黎玉刚, 时昊天, 张鹏, 等. 基于 FlexRay 的武器系统星型网络架构设计[J]. 弹箭与制导学报, 2023, 43(2): 103-108.
LI Y G, SHI H T, ZHANG P, et al. Design of star network architecture for weapon system based on FlexRay bus[J]. Journal of Projectiles, Rockets, Missiles and Guidance, 2023, 43(2): 103-108. (in Chinese)
- [22] 刘绚, 杨佳. 基于 FlexRay 的航电总线的设计和实现[J]. 信息技术与信息化, 2022(5): 145-148.
LIU X, YANG J. Design and implementation of avionics bus based on FlexRay [J]. Information Technology & Informatization, 2022(5): 145-148. (in Chinese)
- [23] 袁春柱, 刘思远, 杨芳. 星载 FlexRay 总线应用层传输方法研究[J]. 航天器工程, 2013, 22(3): 67-71.
YUAN C Z, LIU S Y, YANG F. Study of FlexRay bus application layer process for satellite [J]. Spacecraft Engineering, 2013, 22(3): 67-71. (in Chinese)
- [24] 胡继英朔, 朱岩, 周莉. FlexRay 总线的星载应用研究[J]. 空间科学学报, 2024, 44(6): 1166-1176.
HU J Y S, ZHU Y, ZHOU L. Research on on-board application of FlexRay bus [J]. Chinese Journal of Space Science, 2024, 44(6): 1166-1176. (in Chinese)
- [25] LEE K, SIM J Y. High-speed transceiver network for in-vehicle communication system [C] // Proceedings of International SoC Design Conference. Washington D. C., USA: IEEE Press, 2020: 264-265.
- [26] KUMAR N, MONDAL A. Timing analysis of precedence constraint messages scheduled with slot multiplexing over dynamic segment of FlexRay [J]. IEEE Transactions on Automation Science and Engineering, 2020, 17(1): 222-236.
- [27] DVORAK J, HANZALEK Z. Multi-variant scheduling of critical time-triggered communication in incremental development process: application to FlexRay [J]. IEEE Transactions on Vehicular Technology, 2019, 68(1): 155-169.
- [28] MURVAY P S, GROZA B. Efficient physical layer key agreement for FlexRay networks[J]. IEEE Transactions on Vehicular Technology, 2020, 69(9): 9767-9780.
- [29] PULLEN D, ANAGNOSTOPOULOS N A, ARUL T, et al. Security and safety co-engineering of the FlexRay bus in vehicular networks [C] // Proceedings of International Conference on Omni-Layer Intelligent Systems. New York, USA: ACM Press, 2019: 31-37.
- [30] 雷志军, 李文新, 雷志广, 等. 基于 FPGA 的 Flexray IP 核通信的研究与实现[J]. 电子设计工程, 2016, 24(3): 148-151, 155.
LEI Z J, LI W X, LEI Z G, et al. Research and implement of point to point communicate based on FPGA's Flex Ray IP [J]. Electronic Design Engineering, 2016, 24(3): 148-151, 155. (in Chinese)
- [31] 张斌. 基于 FlexRay 协议的通信总线控制器的设计[D]. 西安: 西安电子科技大学, 2022.
ZHANG B. Design of communication bus controller based on FlexRay protocol[D]. Xi'an: Xidian University, 2022. (in Chinese)
- [32] 李韵. FlexRay 总线控制器的设计与实现[D]. 武汉: 华中科技大学, 2022.
LI Y. Design and implementation of FlexRay bus controller [D]. Wuhan: Huazhong University of Science and Technology, 2022. (in Chinese)
- [33] WIRTHLIN M J. FPGAs operating in a radiation environment: lessons learned from FPGAs in space [J]. Journal of Instrumentation, 2013, 8(2): 02020.
- [34] JUNG S, CHOI J P. Predicting system failure rates of SRAM-based FPGA on-board processors in space radiation environments[J]. Reliability Engineering & System Safety, 2019, 183: 374-386.
- [35] KASTENSMIDT F L, STERPONE L, CARRO L, et al. On the optimal design of triple modular redundancy logic for SRAM-based FPGAs [C] // Proceedings of Design, Automation and Test in Europe. Berlin, Germany: Springer, 1290-1295.
- [36] SHREEJITH S, FAHMY S A. Extensible FlexRay communication controller for FPGA-based automotive systems[J]. IEEE Transactions on Vehicular Technology, 2015, 64(2): 453-465.
- [37] FlexRay Consortium. FlexRay communications system electrical physical layer application notes version 3.0.1 [EB/OL]. [2024-04-29]. <https://download.csdn.net/download/guohao0427/4701300>.