快速全数字逐次逼近寄存器延时锁定环的设计

检索

作者投稿和查稿主编审稿专家审稿编委审稿远程编辑

作者投稿和查稿主编审稿专家审稿编委审稿远程编辑

快速全数字逐次逼近寄存器延时锁定环的设计

徐太龙，薛峰，蔡志匡，郑长勇

Design of Fast All Digital Successive Approximation Register Delay-locked Loop

XU Tai-long, XUE Feng, CAI Zhi-kuang, ZHENG Chang-yong

计算机工程 . 2014, (4): 262 -268 . DOI: 10.3969/j.issn.1000-3428.2014.04.051