VLIW数字信号处理器64位可重构加法器的设计

检索

作者投稿和查稿主编审稿专家审稿编委审稿远程编辑

作者投稿和查稿主编审稿专家审稿编委审稿远程编辑

VLIW数字信号处理器64位可重构加法器的设计

张志伟;马鸿;李立健;王东琳

Design of VLIW Digital Signal Processor’s 64-bit Configurable Adder

ZHANG Zhi-wei; MA Hong; LI Li-jian; WANG Dong-lin

计算机工程 . 2007, (16): 29 -31，3 . DOI: 10.3969/j.issn.1000-3428.2007.16.010