Abstract: Assertion based verification is a new approach for hardware verification, which can increase the productivity and quality of verification especially for complex ASIC and SoC design. In a practical design of a digital cross connect chip which is a key device for synchronous digital hierarchy, by using ModelSim6.0 of Mentor Graphics Corp., it embeds PSL (Property Specification Language) assertions into Verilog designs, and simulation results show that PSL can assist the check efficiently.

Key words: Assertion-based verification, Property specification language, Synchronous digital hierarchy

摘要： 基于断言的验证方法被认为是在硬件设计验证方面的一次重大的方法学的变革。它能有效地提高验证工作的质量和效率。而性质描述语言(PSL)就是使用断言来表达要验证的性质，并且该语言已经被批准为IEEE标准。在简要介绍性质描述语言PSL的基础上，结合数字交叉连接芯片的实际设计验证工作，采用在Mentor Graphics公司出品的仿真软件ModelSim6.0，用PSL语言表述断言和验证命令，说明在设计中嵌入用断言表述的设计特性，通过这些特性来进行验证仿真工作。实验结果表明，用性质描述语言来辅助验证工作，是一个有效可行的方法。

关键词: 基于断言的验证, 性质描述语言, 同步数字系列