计算机工程 ›› 2011, Vol. 37 ›› Issue (15): 240-242.doi: 10.3969/j.issn.1000-3428.2011.15.078

• 工程应用技术与实现 • 上一篇    下一篇

超高频RFID读写器数字接收机设计

魏 鹏,李 波,杨玉庆,王俊宇,闵 昊   

  1. (复旦大学专用集成电路和系统国家重点实验室,上海 201203)
  • 收稿日期:2011-02-25 出版日期:2011-08-05 发布日期:2011-08-05
  • 作者简介:魏 鹏(1986-),男,硕士研究生,主研方向:数字集成电路;李 波,硕士研究生;杨玉庆,博士研究生;王俊宇,副研究员、博士;闵 昊,教授、博士生导师
  • 基金项目:
    国家“863”计划基金资助项目“农业物联网体系架构与应用服务支撑平台”(2011AA100701);国家科技支撑计划基金资助项目“药品安全追溯管理射频识别技术研究”(2008BAI55B07)

Design of Digital Receiver for UHF RFID Reader

WEI Peng, LI Bo, YANG Yu-qing, WANG Jun-yu, MIN Hao   

  1. (State Key Lab of ASIC&System, Fudan University, Shanghai 201203, China)
  • Received:2011-02-25 Online:2011-08-05 Published:2011-08-05

摘要: 针对超高频无源标签返回信号能量差异显著、数据率偏差大的特点,提出一种超高频无线射频识别(RFID)读写器数字接收机的实现方案。采用包含功率估计、数字锁相环同步和差分解码等模块的接收机方案,实现快速准确的接收。该数字接收机经过Matlab仿真验证,在Xilinx Spartan3E平台上实现并测试通过。与常用的多组相关器接收机方案相比,该数字接收机能以更少的硬件资源消耗实现更高性能的接收效果。

关键词: 无线射频识别, 数字接收机, 数字锁相环, 符号同步, 功率估计

Abstract: This paper presents a scheme of digital receiver for Ultra-high Frequency(UHF) Radio Frequency Identification(RFID) reader. Backscattered signals of passive RFID tags have various energy levels and large frequency variation, which can be handled by power detector, digital phase lock loop and differential decoding. The receiver is simulated in Matlab and implemented on Xilinx Spartan3E platform. Compared with conventional RFID receiver utilizing multiple correlation banks, the scheme achieves better performance with less hardware cost.

Key words: Radio Frequency Identification(RFID), digital receiver, Digital Phase Lock Loop(DPLL), symbol synchronization, power estimation

中图分类号: