检索
E-mail
RSS

作者投稿和查稿 主编审稿 专家审稿 编委审稿 远程编辑
作者投稿和查稿 主编审稿 专家审稿 编委审稿 远程编辑
用Verilog-HDL设计数字逻辑系统
马朝,李颖,杨明
Design Digital Logic Circuit by Verilog - HDL
MA Chao，LEE Ying，YANG Ming
. 2000, (12): 110 -112 . 

总访问量 ，当前在线

copyright@《计算机工程》编辑部

2023 © 华东计算技术研究所   沪ICP备08102551号-2

地址：上海市嘉定区澄浏公路63号(201808) Tel：021-67092514(费用/发票)（稿件问题请直接联系栏目编辑） E-mail：ecice06@ecict.com.cn

沪公网安备31011402007040号

本系统由北京玛格泰克科技发展有限公司设计开发