×
模态框（Modal）标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框（Modal）标题
×
检索
E-mail
RSS
作者投稿和查稿
主编审稿
专家审稿
编委审稿
远程编辑
Toggle navigation
计算机工程
首页
期刊信息
杂志社
期刊介绍
收录及获奖情况
期刊订阅
在线期刊
iPad移动阅读平台
最新录用
当期目次
过刊浏览
阅读排行
全文下载排行
引用排行
Email Alert
RSS
作者中心
投稿指南
常见问题
编委会
主编
编委会
政策与道德声明
开放获取声明
出版道德声明
学术不端认定与处理
同行评审
下载中心
联系我们
English
作者投稿和查稿
主编审稿
专家审稿
编委审稿
远程编辑
×
文章快速检索
Verilog与VHDL时序控制机制比较及转换方法
胡燕翔,刘明业
Verilog to VHDL Transformation Based on Behavior_level Simulation Semantic
HU Yanxiang,LIU Mingye
. 2004, (
10
): 37 -39 .
