基于FPGA的32位并行乘法器的设计与实现

检索

作者投稿和查稿主编审稿专家审稿编委审稿远程编辑

作者投稿和查稿主编审稿专家审稿编委审稿远程编辑

基于FPGA的32位并行乘法器的设计与实现

蒋勇;罗玉平;马晏;叶新;

Design and Implementation of 32-bit Parallel Multiplier Using FPGA

JIANG Yong,LUO Yuping,MA Yan,YE Xin

. 2005, (23): 232 -234 .