一种基于FPGA的并行H.264/AVC编码器架构

doi:10.3969/j.issn.1000-3428.2015.12.047

计算机工程

一种基于FPGA的并行H.264/AVC编码器架构

张建国 ¹,关则昂¹,徐渊²,刘劲松²

(1.深圳市振华微电子有限公司,广东深圳 518060; 2.深圳大学信息工程学院,广东深圳 518060)

收稿日期:2014-10-15 出版日期:2015-12-15 发布日期:2015-12-15
作者简介:张建国(1961-),男,工程师,主研方向:电子通信,图像处理;关则昂,硕士;徐渊,讲师、博士;刘劲松,硕士。

A Parallel H.264/AVC Encoder Architecture Based on FPGA

ZHANG Jianguo ¹,GUAN Zeang ¹,XU Yuan ²,LIU Jingsong ²

(1.Shenzhen Zhenhua Microelectronics Co.,Ltd.,Shenzhen 518060,China; 2.School of Information Engineering,Shenzhen University,Shenzhen 518060,China)

Received:2014-10-15 Online:2015-12-15 Published:2015-12-15

摘要/Abstract

摘要： 为了提高视频在高性能压缩效率和实时编码方面的性能,提出一种新型的并行处理架构。采用现场可编程门阵列(FPGA)实现整个H.264编码系统设计,包括帧内和帧间预测、变换编码等全部编码过程。针对FPGA的低频工作特点采用高度流水线设计、双缓存机制以及多时域工作等优化处理模式,设计一种快速的宏块匹配预测架构,将图像分辨率设置成可调参数,在Xilinx公司的Virtex-6芯片上应用该硬件系统。测试结果证明,该IP系统在保持较好压缩性能的基础上720P的帧率可达每秒34帧。

关键词: 视频编码器, H.264编码, 帧内预测, 帧间预测, 现场可编程门阵列, 运动估计

Abstract: To deal with the high performance video compression efficiency and real-time playback solutions,a H.264/AVC encoder IP core based on Field Programmable Gate Array(FPGA) is implemented,which contains all the coding process,including both intra and inter prediction,transform-based coding, etc.,and a new type of parallel processing architecture is proposed.To compensate the low-frequency of FPGA chip,high degree of pipeline structure,double-buffers and multi-time-domain are used.Moreover,it also proposes a fast macro-block-matching predicted architecture,and the video resolution is configurable.The encoder is implemented on the Xilinx Virtex-6 chip,results show that the encoder is able to reach 720P 34 frames per second with a good compression.

Key words: video encoder, H.264 encoding, intra prediction, inter prediction, Field Programmable Gate Array(FPGA), motion estimation

中图分类号:

TP37

张建国,关则昂,徐渊,刘劲松. 一种基于FPGA的并行H.264/AVC编码器架构[J]. 计算机工程, doi: 10.3969/j.issn.1000-3428.2015.12.047.

ZHANG Jianguo,GUAN Zeang,XU Yuan,LIU Jingsong. A Parallel H.264/AVC Encoder Architecture Based on FPGA[J]. Computer Engineering, doi: 10.3969/j.issn.1000-3428.2015.12.047.

参考文献

参考文献［1］刘志刚.基于FPGA的H.264编码器的硬件的实现［D］.西安:西安电子科技大学,2009. ［2］Kao Chao-Yang,Lin Youn-Long.A Memory-efficient and Highly Parallel Architecture for Variable Block Size Integer Motion Estimation in H.264/AVC［J］.IEEE Transactions on Very Large Scale Integration Systems,2010,18(6):866-874. ［3］Xu Yuan,Liu Jinsong,Gong Liwei,et al.A High Performance VLSI Architecture for Integer Motion Estimation in HEVC［C］//Proceedings of the 10th International Conference on Control & Automation.Washington D.C.,USA:IEEE Press,2013:1-4. ［4］周巍,周欣,段哲民.基于H.264/AVC的帧内4×4预测模式快速选择算法［J］.西北工业大学学报,2012,30(3):440-444. ［5］裴世保,李厚强,俞能海.H.264/AVC 帧内预测模式选择算法研究［J］.计算机应用,2005,25(8):1808-1810. ［6］Zhang Li,Guo Wen.Improved FFSBM Algorithm and Its VLSI Architecture for Variable Block Size Motion Estimation of H.264［C］//Proceedings of International Symposium on Intelligent Signal Processing and Communication Systems.Washington D.C.,USA:IEEE Press,2005:445-448. ［7］Kim J,Park T.A Novel VLSI Architecture for Full-search Variable Block-size Motion Estimation［J］.IEEE Transactions on Consumer Electronics,2009,55(2):728-733. ［8］Chen Ching-Yeh,Chien Shao-Yi,Huang Yu-Wen,et al.Analysis and Architecture Design of variable Block-size Motion Estimation for H.264/AVC［J］.IEEE Tran-sactions on Circuits and Systems I,2006,53(3):578-593. ［9］Kuo Tien-Ying,Chan Chen-Hung.Fast Variable Block Size Motion Estimation for H.264 Using Likelihood and Correlation of Motion Field［J］.IEEE Transactions on Circuits and Systems for Video Technology,2006,16(10):1185-1195. ［10］Li Dongxiao,Zheng Wei,Zhang Ming.Architecture Design for H.264/AVC Integer Motion Estimation with Minimum Memory Bandwidth［J］.IEEE Transactions on Consumer Electronics,2007,53(3):1053-1060. ［11］Nirmalkumar P,MuraliKrishnan E,Gangadharan E.Enhanced Performance of H.264 Using FPGA Coprocessors in Video Surveillance［C］//Proceedings of International Conference on Signal Acquisition and Processing.Washington D.C.,USA:IEEE Press,2010:157-161. ［12］Atitallah A B,Loukil H,Masmoudi N.FPGA Design for H.264/AVC Encoder［J］.International Journal of Computer Science,Engineering and Applications,2011,1(5):119-138. 编辑顾逸斐

[1]	张浩, 魏敬和. 高效率PLB2AXI总线桥的设计与验证[J]. 计算机工程, 2020, 46(8): 228-234.
[2]	宋安, 王琴, 谷大武, 郭筝, 刘军荣, 张驰. 基于FPGA的时钟同步功耗信息采集方法[J]. 计算机工程, 2020, 46(6): 115-121.
[3]	孔飞跃, 蒋学芹, 万雪芬, 陈思井, 崔剑, 杨义. 基于GPU的LDPC增强准最大似然译码器并行实现[J]. 计算机工程, 2020, 46(5): 207-215.
[4]	杨冯帆, 常劲帆, 王铮. 一种可实现高精度时间同步的数据传输方法[J]. 计算机工程, 2020, 46(2): 118-125,133.
[5]	李超, 李波, 丁洪伟, 杨志军, 柳虔林. 基于FPGA的战术数据链协议设计与实现[J]. 计算机工程, 2020, 46(10): 173-181.
[6]	薛建伟, 姜爱民. 光学综合孔径原理样机的计算与控制系统[J]. 计算机工程, 2019, 45(8): 107-112.
[7]	谢晓燕, 辛晓斐, 朱筠, 王飞龙, 刘阳. 基于边缘检测的3D-HEVC深度图运动估计算法[J]. 计算机工程, 2019, 45(7): 264-267.
[8]	王洁,丁萌,张天慈,张旭,杨汝名. 一种基于稀疏编码的鲁棒跟踪改进算法[J]. 计算机工程, 2018, 44(6): 194-199.
[9]	李沛南,薛萍,林忱,蒋银坪,孟洪宇. 一种高效片间互联接口协议的设计与实现[J]. 计算机工程, 2018, 44(4): 66-73,80.
[10]	郭磊,王晓东,王健,徐博文. 基于纹理主方向强度的HEVC帧内快速分层算法[J]. 计算机工程, 2018, 44(3): 307-314.
[11]	张盛峰,汪仟,黄胜,肖傲. HEVC帧间预测编码单元深度快速选择算法[J]. 计算机工程, 2018, 44(10): 258-263.
[12]	杨冬冬,张晓林,李嘉茂. 基于局部与全局优化的双目视觉里程计算法[J]. 计算机工程, 2018, 44(1): 1-8.
[13]	杨洪柏. 结合环形纹理与比特池的帧存储器压缩算法[J]. 计算机工程, 2017, 43(8): 284-287.
[14]	赵涛,郭猛,顾亚浏,章阳. 基于FPGA的多通道数据采集控制器设计与实现[J]. 计算机工程, 2017, 43(6): 241-246.
[15]	张家齐,沈剑良,朱珂. FPGA并行时序驱动布局算法[J]. 计算机工程, 2017, 43(2): 98-104.

一种基于FPGA的并行H.264/AVC编码器架构

A Parallel H.264/AVC Encoder Architecture Based on FPGA

PDF

可视化

被引次数

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

Metrics

本文评价

推荐阅读 10