全新的基于全定制传输门结构42压缩高性能乘法生成器能根据用户输入自动产生并行乘法器的Verilog代码,并对Wallace Tree 的连线进行了优化。最后在末级加法器阶段,生成器能根据到达的时延不同自动选择不同加法器最优的分段。在设计某些乘法器时生成器产生的代码综合结果在面积增加10%~20%左右时比Synopsys Design Ware库里相应的乘法器快5%~9%左右。
描述了多处理机环境中 FIRST 和 FOLLOW 集合求解的一种并行处理方法,并讨论了 FIRST 和 FOLLOW 集合的并行算法设计思想和它的实现策略,在构造文法 G 的 LL(1)分析表以及判定文法 G 是否 LL(1)文法时,求解 FIRST 和 FOLLOW 集合是很重要的内容,由于文法中终结符和非终结符个数很多,考虑 FIRST 和 FOLLOW 集合的并行处理方法,对并行编译处理和提高效率有其理论和现实意义。